• Skip to primary navigation
  • Skip to main content
  • Skip to footer

Vonoff

SkyKo Comics and videos about Semiconductor and nanotechnology | 반도체 만화

  • HOME
  • COMICS & VIDEOS
  • ABOUT
  • CONTACT
Home / Comics / 기억을 쫓아서-#1 – CPU와 메모리간 병목현상 극복

기억을 쫓아서-#1 – CPU와 메모리간 병목현상 극복

December 1, 2017 By sky Leave a Comment

Summary

CPU와 메모리는 서로 다른 목표를 가지고 발전해왔기때문에 속도차로 인한 병목현상이 심각한 문제가 된다. 이문제를 해결하기 위해 새로운 메모리들을 사용하게 되는데 과연 만족할만큼 속도차를 줄일 수 있을까요?

  • select language:
  • KR
  • EN
주메모리로서 DRAM 역활
P2
주메모리로서 DRAM 역활
CPU가 발전할수록 CPU와 Memory간 속도차가 커져 병목현상 심각해짐
P2
CPU가 발전할수록 CPU와 Memory간 속도차가 커짐
CPU는 속도에 DRAM은 용량과 가격에 더 주안점을 두고 발전
P3
CPU는 속도에 DRAM은 용량과 가격에 더 주안점을 두고 발전
캐시메모리 SRAM 사용은 CPU와 DRAM간의 속도차를 줄여주는 한 방법
P4
캐시메모리 SRAM 사용은 CPU와 DRAM간의 속도차를 줄여주는 한 방법
캐시메모리 SRAM 역활과 Trade-off
P5
캐시메모리 SRAM 역활과 Trade-off
하드디스크보다 훨씬 빠른 저장메체 SSD 등장
P6
하드디스크보다 훨씬 빠른 저장메체 SSD 등장
PCIe 인터페이스를 사용하여 속도를 개선한 NVMe-SSD 등장
P7
SSD중 PCIe 인터페이스를 사용하여 속도를 개선한 NVMe-SSD 등장
극단의 조건에서 SSD data 안정성
P8
극단의 조건에서 SSD data 안정성

Please consider becoming a sponsor of my work
  • Scroll to:
  • Ep1
  • Next

Share this post : on Twitter on Facebook on LinkedIn

Reference

  1. Carlos , Carvalho. Universidade do Minho. “The Gap between Processor and Memory Speeds.”
  2. Zahran, M. New York University. Lecture 3: “The Memory System.”
  3. Onur , Mutlu, et al. Carnegie Mellon University. “The Main Memory System: Challenges and Opportunities.”
  4. Lee, Donghyuk, et al. Carnegie Mellon University. “Tiered-Latency DRAM: A Low Latency and Low Cost DRAM Architecture.”
  5. “Samsung NVMe SSD.”
  6. Pratt, Tom. Micron. “The Real World of Emerging Memories.”

Share this post : on Twitter on Facebook on LinkedIn

Related posts:

A trip down memory lane -#2: The sorrow of DRAM scaling challenge comics of "A Trip Down memory Lane"-featured image-1A trip down memory lane -#1: Memory to reduce latency gap A trip down memory lane -#3 : DRAM vs. emerging memories A_Trip_Down_Memory_Lane-featured-2기억을 쫓아서-#2 – 새로운 차세대메모리 등장 Default Thumbnail기억을 쫓아서-#3 – DRAM 새로운 3D power scaling 시대로 The Emergency – SC1 wet chemical clean induced yield drop

Filed Under: Comics, Memory technology, Nanotechnology Tagged With: DRAM, Flash, Latency gap, Memory heirarchy, Memory wall, NVMe SSD, SRAM, 디램, 메모리, 메모리 계층도, 캐시메모리

Reader Interactions

Leave a Reply Cancel reply

Your email address will not be published. Required fields are marked *

Footer

  • skyonsky@gmail.com
  • About
  • Comics

All work © Sky Ko -